Captulo 17 CIs Lineares-Digitais Dispositivos Eletrnicos e Teoria de Circuitos Boylestad

  • Published on
    30-Jul-2015

  • View
    178

  • Download
    13

Transcript

1. CAPTULOCIs Lineares-Digitais17.1 INTRODUOEmbora haja uma grande quantidade de CIs que contm somen- te circuitos digitais,e muitos outros que contm apenas circuitos lineares,h uma variedade de unidades que contm ambos os cir- cuitos,lineares e digitais.Dentre os CIs lineares/ digitais,pode- mos destacar os circuitos comparadores,conversores digital/malgicos,circuitos de interface,circuitos de temporizao,cir- cuitos osciladores controlados por tenso (VCO),e malhas amar- radas por fase (phase-locked loops - PLLs). Um circuito comparador aquele no qual a tenso linear de entrada comparada a uma outra tenso de referncia,e a sada e' um estado digital representando se a tenso de entrada exce- deu ou no a referncia de tenso. Circuitos que convertem sinais digitais em uma tenso linear ou analgica e os que convertem uma tenso linear num valor digital so populares em equipamentos aeroespaciais,equipamen- tos automotivos,e discos compactos (CDs),entre muitos outros. Os circuitos de interface so usados para habilitar a conexo de sinais de diferentes nveis de tenses digitais,provenientes de diferentes tipos de dispositivos de sada,ou de impedncias di- ferentes tal que ambos os estgios transmissores e receptores ope- rem apropriadamente. CIs temporizadores fornecem circuitos lineares e digitais para uso em vrias operaes de temporizao,como um alarme de carro,um temporizador de casa para ligar e desligar lmpadas,e em circuito de equipamentos eletromecnicos para fomecer tem- porizao adequada a fim de combinar suas operaes com a pro-+Entrada - --SadaEntrada ++ l _V(u) jetada para aquela unidade.O temporizador 555 tem sido uma unidade de CI popular h bastante tempo.Um oscilador contro- lado por tenso fornece um sinal de clock de sada cuja freqn- cia pode ser variada ou ajustada por uma tenso de entrada.Uma aplicao popular de VCO est numa unidade de malha amarra- da por fase (PLL) que usada em vrios transmissores e recep- tores de comunicaes. 17.2 OPERAO DA UNIDADE COMPARADORAUm circuito comparador aceita como entrada tenses lineares e fornece na sada um digital que indica quando uma das entradas maior ou menor que a outra.Um circuito comparador bsico pode ser representado como na Fig.l7.1a.A sada um sinal digital que fica em nvel alto de tenso quando a entrada no- inversora (+) maior que a tenso na entrada inversora (-),e chaveia para um nvel baixo de tenso quando a tenso da entrada no-inversora cai abaixo da tenso de entrada inversora. A Fig.17. lb mostra uma conexo tpica,com uma entrada (en- trada inversora,neste exemplo) conectada a uma tenso de refern- cia,e a outra conectada a uma tenso de sinal de entrada.Enquanto, _ menor que o nvel de +2 V da tenso de referncia,a sada permanece em um nvel baixo de tenso (perto de - 10 V).Quan- do a entrada sobe pouco acima de +2 V,a sada,rapidamente,chaveia para um nvel alto de tenso (perto de + 10 V).Logo,a sa- da alta indica que o sinal de entrada maior que +2 V.+V (+10 V) VRlEl i-- (+2 V) " Sada VtN-V (-l() V)(b)Fig.17.1 Unidade comparadora:(a) unidade bsica;(b) aplicao tpica. 2. Sada,VCls Lineares-Digitais 505 (b)Fig.17.2 Operao do amp-op 741 como comparador. Como o circuito interno usado para construir um comparador contm,essencialmente,um circuito amp-op com ganho de ten- so muito alto,podemos examinar a operao de um comparador usando um amp-op 741, como mostrado na Fig.17.2. Com a entrada de referncia (pino 2) fixada em O V,um sinal senoidal aplicado entrada no-inversora (pino 3) far a sada chavear entre seus dois estados de tenso,como mostrado na Fig.17.2b.A entrada V, ., mesmo subindo apenas uma frao de um milivolt acima do nvel de referncia de 0 V,ser amplificada pelo ganho de tenso muito alto (tipicamente acima de 100.000) tal que a sa- da sobe para seu nvel de saturao positiva de sada e permane- ce l enquanto a entrada fica acima de Vw =O V.Quando a en- trada cai pouco abaixo do nvel de referncia de O V,a sada forada para seu nvel de saturao inferior e fica l enquanto a entrada permanecer abaixo de Vw =O V.A Fig.17.2b mostra claramente que o sinal de entrada linear,enquanto a sada digital. O nvel de referncia no precisa ser necessariamente igual a 0 V,podendo assumir qualquer valor positivo ou negativo dese- jado.Tambm a tenso de referncia pode ser conectada entra- da mais ou menos,e o sinal de entrada aplicado,ento, outraentrada. Uso de Amp-op como ComparadorA Fig.17.3a mostra um circuito operando com uma tenso de referncia positiva conectada entrada menos,e a sada conec- tada a um LED indicador.O nivel da tenso de referncia fixa-do em 10 k! )V =f 1o ko + 10 koComo a tenso de referncia est conectada entrada inversora,a sada chavear para seu nvel de saturao positivo quando a entrada,V, ., mais positiva que os +6 V do nivel da tenso de referncia.A sada,V0, aciona ento o LED,acendendo-o,indi- cando que a entrada mais positiva que o nvel de referncia. (+12 V)=+6VComo uma conexo alternativa,o nvel de referncia poderia ser conectado entrada no-inversora,como mostrado na Fig.17.3b.Com esta conexo,o sinal de entrada,caindo abaixo do nvel de referncia,far a sada acionar o LED,acendendo-o.O+l2V 10 kQ VU 10 kQ 470 Q LED ligada quando /1/ LED V_ ultrapassa a] VREF (=+6V) (a) 10 kQ V470 Q10 kQ/ bf/ LXLED ligado quando LED V,cai abaixo de V| (l'I' l:447V) (b)Fig.17.3 Um amp-op 741 usado como um comparador. 3. 506Dispositivos Eletrnicos e Teoria de CircuitosLED pode,portanto,ser ligado quando o sinal de entrada ultra- passa o nvel de referncia para cima ou para baixo,dependendo de como feita a conexo no amp-op. Usando Unidades de CI ComparadorasEmbora amp-ops possam ser utilizados como circuitos comparadores,algumas unidades especialmente projetadas para este fim se mostram mais adequadas para alguns tipos de aplica- o.Dentre as possveis melhorias que podem ser includas em um CI comparador,destacam-se:chaveamento mais rpido en- tre os dois nveis de sada,imunidade a rudo embutida para evi- tar sada oscilar quando a entrada passa pelo nvel de referncia,e sadas capazes de acionar diretamente uma variedade de car- gas.Alguns CIs comparadores populares so apresentados em seguida,descrevendo-se suas conexes de pinos e como podem ser usados. COMPARADOR 31 1O comparador de tenso 31 l,mostrado na Fig.17.4, contm um circuito comparador que pode operar com duas fontes de po- tncia de i 15 V ou com uma nica fonte de +5 V (como as usa- das em circuitos lgicos digitais).A sada pode fornecer uma tenso em qualquer um de dois nveis distintos ou pode ser usa- da para acionar uma lmpada ou rel.Note que a sada tomada de um transistor bipolar para permitir acionar uma variedade de cargas.A unidade tem tambm entradas de balano e habilita- o (strabe),sendo que esta ltima permite inibir a sada.Alguns exemplos mostraro como esta unidade comparadora pode ser usada em aplicaes comuns. Um detector de cruzamento zero que sente (detecta) a tenso de entrada passando por 0 V mostrado usando o CI 3 ll na Fig.17.5. A entrada inversora conectada terra (tenso de refern- cia).O sinal de entrada sendo positivo liga a sada do transistor,levando a sada para o nvel baixo (-10 V,neste caso).O sinal de entrada sendo negativo (abaixo de O V) cortar a sada do transistor,levando a sada para o nvel alto (+10 V).A sa- da,portanto,indica se a entrada est acima ou abaixo de O V.Quando a entrada assume qualquer valor positivo,a sada e' baixa,e quando a entrada negativa,produz um nvel alto de tenso na sada. Balano V+ Balano/ habilitao@o QEntrada no-inversora "' Sada O. ? Entrada @ inversora O Llnidade de Cl 31 l V- fFig.17.4 Um comparador 31 l (unidade DIP de 8 pinos). '*| +ll)V)20 k! )Entrada Sada l(-l)V)Fig.17.5 Detector de cruzamento zero usando um CI 3ll. A Fig.17.6 mostra como um comparador 3ll pode ser usado com entrada de habilitao.Neste exemplo,a sada ir para o nvel alto quando a entrada ultrapassa a tenso de re- ferncia - mas somente se a entrada de habilitao TTL estiver desligada (ou 0 V).Se a entrada de habilitao TTL estiver no nvel alto,a entrada de habilitao do 31 l,no pino 6, assume o nvel baixo,fazendo a sada permanecer no esta- do desligado (com sada alta) sem levar em considerao o sinal de entrada.Na verdade,a sada permanece alta a no ser que esteja habilitada.Se estiver,a sada atua ento normalmen- te,chaveando de alto para baixo,dependendo do nvel do sinal de entrada.Durante a operao,a sada do comparador respon- der ao sinal de entrada apenas durante o tempo em que o sinal de habilitao permitir. A Fig.17.7 mostra a sada do comparador acionando um rel.Quando a entrada cai abaixo de O V,levando a sada para o nvel baixo,o rel ativado,fechando os contatos normalmente aber- tos (N. A.) naquele instante.Estes contatos podem ser conecta-+"(5 V)l KS)SadaEntrada ---O Entrada de / habilitao do 3ll 'Habilitao TTLl()() S2 Fig.17.6 Operao de um comparador 3 ll com entrada de habilitao. 4. +VEntrada Cls Lineares-Digitais 507+01/ f I Contatos normalmente _ _'20 abertos (N. A.)Fig.17.7 Operao de um comparador 3 ll com um rel de sada. dos para operarem com uma grande variedade de dispositivos.Por exemplo,uma buzina ou campainha conectadas aos conta- tos do rel podem ser acionadas quando a tenso de entrada cai abaixo de 0 V.Enquanto a tenso estiver presente no terminal deentrada,a buzina permanecer desligada. COMPARADOR 339O CI 339 um comparador qudruplo contendo quatro cir- cuitos comparadores de tenso independentes,conectados a pi- nos externos como mostrado na Fig.17.8. Cada comparador tem entradas inversoras e no-inversoras e uma nica sada.A fonte de tenso aplicada a um par de pinos alimenta todos os quatro comparadores.Se for necessrio usar apenas um comparador,todos os quatro estaro alimentados.Entrada 1+ Sada l Entrada l- Entrada 2+@D Sada 2 Entrada 2- Entrada 3+Sada 3 Entrada 3- Entrada 4+Sada 4 Entrada 4-F ig.17.8 Cl comparador qudruplo (339). Para ver como esses circuitos comparadores podem ser usa- dos,a Fig.17.9 mostra um dos circuitos comparadores do 339 conectado para atuar como um detector de cruzamento zero.Quando o sinal de entrada ultrapassa 0 V,a sada chaveia para V* .A entrada chaveia para V' apenas quando a entrada cai abai- xo de 0 V. Um nvel de referncia diferente de 0 V tambm pode ser usado,e,se um terminal de entrada fosse usado como refern- cia,o outro terminal poderia ento ser conectado ao sinal de en- trada.A operao de um dos circuitos comparadores descrita a seguir. A tenso de entrada diferencial (diferena de tenso entre os terminais de entrada),sendo positiva,desliga a sada do transis- tor (circuito aberto),enquanto uma tenso de entrada diferencial negativa liga a sada do transistor - a sada fica ento no nvel abaixo da fonte. Se a entrada negativa for fixada em um nvel de refern- cia,VM,e a entrada positiva assumir valores maiores que VM,a tenso de entrada diferencial positiva,resultando no es- tado de circuito aberto para a sada do comparador.Quando a entrada no-inversora atingir um nvel de tenso menor que VM,a tenso de entrada diferencial ser negativa e a sada ser de V volts. Se a entrada positiva fixada no nvel de referncia,a entra- da inversora caindo abaixo de VM resulta em circuito aberto na sada,enquanto a entrada inversora subindo acima de VM resulta em V' na sada.Esta operao resumida na Fig.17.10.Como a sada de um desses circuitos comparadores de coletor em circuito aberto,tornam-se possveis aplicaes nas quais as sadas de mais de um circuito podem ser ligadas por uma operao OU.A Fig.17.11 mostra dois circuitos comparadores conectados com sada comum e,tambm,entra- da comum.O comparador l tem uma tenso de entrada de refe- rncia de + 5 V conectada entrada no-inversora.A sada ser forada para baixo pelo comparador l quando o sinal de en- trada ultrapassar +5 V.O comparador 2 tem uma tenso de referncia de +1 V conectada entrada inversora.A sada do comparador 2 ser forada para baixo quando o sinal de entrada cair abaixo de +1 V.De maneira geral,a sada ser baixa quando a entrada estiver abaixo de +1 V ou acima de +5 V,como mostrado na Fig.17.11. Esta operao chamada de detector de janela de tenso.A sada alta indica que a en- trada est dentro de umajanela de tenso de +1 a +5 V (es- tes valores sendo fixados pelos nveis de tenso de refern-cia aplicados). 5. v+(5 v)Entrada,V SJ kn TempoSada,V, , Tempo Fig.17.9 Operao de um circuito comparador 339 como detector de cru- (b) zamento zero. V +VREF EntradaEntrada > Vu,- sada em circuito abertoEntrada < VREF - sada em circuito aberto Entrada > VREF - sada =V*Entrada < VREF - sada =V' EntradaVREF V- (a) (b)Fig.17.10 Operao de um circuito comparador 339 com entrada de referncia em (a) entrada menos;(b) entrada mais. 5,1 mSadaaecs+5 V+lV,e aiaaiainLs,Fig.17.11 Operao de dois circuitos compa- Entrnda radores 339 como um detector de janela. 6. 20k! )_IL17.3 CONVERSORES DIGITAIS- ANALGICOSMuitas tenses e correntes em eletrnica variam continuamente ao longo de uma faixa de valores.Em circuitos digitais,os sinais esto em um de dois nveis,representando os valores binrios de 1 ou zero.Um conversor analgico-digital (CAD) produz uma tenso digital a partir de uma tenso analgica de entrada,en- quanto o conversor digital-analgico (CDA) converte uma ten- so digital para uma tenso analgica. Converso Digital-AnalgicaCIRCUITO DE CONVERSO EM ESCADAA converso digital-analgica pode ser conseguida usando v- rios mtodos diferentes.Um esquema popular usa um circuito de resistores,chamado circuito em escada.Um circuito em es- cada aceita como entrada de valores binrios em,tipicamente,O V ou VM,e fomece uma tenso de sada proporcional ao valor binrio de entrada.A Fig.17. 12a mostra um circuito em escada com quatro tenses de entrada,representando quatro bits de da- dos digitais e uma tenso de sada dc.A tenso de sada pro- porcional ao valor de entrada digital dada pela relaoDO>< 103)(0,1 >< 1076) =1,05 ms Tbm =0,7R, ,C =0,7(7,5 >< 103)(0,1 >< 10%) =0,525 ms T =Tam,+ Tbm =1,05 ms + 0,525 ms =1,575 ms1mwzs Zf= =As formas de onda esto desenhadas na Fig.l7.18b.Operao MonoestvelO temporizador 555 pode tambm ser usado como um circuito multivibrador monoestvel ou de nico disparo (one-skol),como mostrado na Fig.17.19. Quando o sinal de entrada de disparo torna-se negativo,a sada no pino 3 vai para o nvel alto e a per- manece durante o perodo de tempoTam,= 1,1R, ,C (17.7)Referindo-se novamente Fig.17.16, a borda negativa da entra- da de disparo faz o comparador 2 disparar o flip-flop,produzin- do uma tenso de sada em nvel alto.O capacitor C carrega-se at VCC atravs do resistor RA.Durante o intervalo de carga a sa- da permanece alta.Quando a tenso atravs do capacitor atinge o nvel de limiar de 2VCc/3, o comparador 1 dispara o flip-flop produzindo uma tenso de sada em nvel baixo.O transistor de"O perodo pode ser calculado diretamente de T =0,693(RA + 2R, )C z O,7(R, ._ + 2R3)C e a freqncia de 1,44f a (R1 + zzmcCls Lineares-Digitais 5 1 3*Vccy feinporizador , l 555Sada 'J Entrada de disparo _ I' (a)Sada : na de l l :Dsparos de entrada comeam a rsparotemporizar na borda negativaAl d-- TalmBa (=1,11m? )Sada(b)Fig.17.19 Operao do temporizador 555 como monoestvel:(a) circuito;(b) formas de onda. descarga tambm vai para baixo,fazendo o capacitor perrnane- cer prximo de 0 V at ser novamente disparado. A Fig.17.19b mostra o sinal de disparo da entrada e a forma de onda resultante para o temporizador 555 operando como monoestvel.Perodos de tempo para este circuito podem variar de microssegundos a muitos segundos,tomando este CI til para uma ampla faixa de aplicaes. EXEMPLO 17.2 Determine o perodo da forma de onda de sada para o circuitoda Fig.17.20, quando disparado por um pulso negativo. +5VSadaEntrada de disparo Fig.17.20 Circuito monoestvel para o Exemplo 17.2. 11. 514Dispositivos Eletrnicos e Teoria de CircuitosSoluoUsando a Eq.(17.7),obtemos Tam=LIRAC =1,1(7,5 >< l03)(0,l X l0') =0,825 ms 17.5 OSCILADOR CONTROLADO POR TENSOUm oscilador controlado por tenso (VCO) um circuito que fornece um sinal variante de sada (tipicamente uma forma de onda quadrada ou triangular) cuja freqncia controlada por uma tenso dc.Um exemplo de VCO a unidade de CI 566, a qual possui circuitos para gerar sinais de onda quadrada e trian- gular.A freqncia fixada por um resistor e capacitor externo e variada ento por uma tenso dc aplicada.A Fig.17.21a mos- tra que o 566 contm fontes de corrente para carregar e descarre- gar o capacitor C numa taxa determinada pelo resistor extemo R e pela tenso modulante dc de entrada.Um circuito Schmitt trigger usado para chavear a fonte de corrente entre a carga e descarga do capacitor.A tenso triangular desenvolvida no ca- pacitor e a onda quadrada do Schmitt trigger so fomecidas como sadas atravs de amplificadores de isolamento (bujfer). _l-L_A Fig.17.21b identifica os pinos da unidade 566 e apresenta,resumidamente,as frmulas e faixa de valores vlidas para o CI.O oscilador pode ser programado para operar em uma faixa de freqncia de razo 10:1, pela seleo adequada de um resistor e capacitor externos,e sua sada modulada por um sinal cuja fre- qncia pode variar de uma razo 10:1, ajustada por uma tenso de controle,VC. A freqncia livre,ou freqncia central de operao,fa,pode ser calculada de 2v* - vc) . f , V+ ) a (17.8)"P753com as seguintes restries: 1. R deve estar na faixa de 2 k! ) S R1 S 20 kO.2. VC deve estar na faixa de j-V* S VC S V3. j,deve estar abaixo de l MHz. 4. V* deve estar entre 10 e 24 V. A Fig.17.22 mostra um exemplo no qual o gerador de fun- es com 566 usado para fornecer as formas de onda triangu- lar e quadrada numa freqncia fixa determinada por R, , C e VC. Entrada demodulao,Vc * ? uma M S: 7501761510 ~Sada de onda quadradaAmplificadores . , de isolamento(a)Entrada de modulao,Vc2kS2SR. < 1042) 12O circuito da Fig.17.23 mostra como a freqncia da onda quadrada de sada pode ser ajustada usando a tenso de entrada,VC.O potencimetro R3 permite variar VC de cerca de 9 V at prximo de 12 V,sobre a faixa completa de freqncia de 10- para-1. Na situao em que o contato do potencimetro se en- contra no alto,a tenso de controle resultante deR3+R4 + v = -----(V C RZ+R3+R4 )5 kQ + 18 k! )z 510o+5ko+1sko resultando numa freqncia de sada inferior de _ 2 (12 ~ 11,74 F (10 x 103x220 x 10-1?) 12VC (12 V) =l0,4V) z 32,5 kHz(+12 V) =11,74 Vfo ) z 19,7 kHzV* (+12 V) Fig.17.23 Conexo de um 566 como uma unidade VCO. 515Cls Lineares-Digitais 220 p1=.t r ,.- CI _i_ 'FL Fig.17.24 Operao de VCO com entrada de freqncia modulante. Com o contato de R3 embaixo,a tenso de controle R4 v= ao C R2+R3+R4 )ISkQ 5l0Q+5k0+l8kQ=9,19 V resultando numa freqncia superior de _ 2 < 103)(220 x 10"? ) 12A freqncia da onda quadrada de sada pode ento ser variada usando o potencimetro R3 dentro de uma faixa de freqncia de pelo menos 10 para 1.Em vez de variar um potencimetro para mudar o valor de VC,uma tenso modulante de entrada,Vm,pode ser aplicada como mostrado na Fig.17.24. O divisor de tenso fixa VC em cerca de 10,4 V.Uma tenso ac de entrada de cerca de 1,4 V de pico pode forar VC a variar em torno do ponto de polarizao entre as ten- ses de 9 e 11,8 V,fazendo a freqncia de sada variar dentro de uma faixa de cerca de 10-para-1. O sinal de entrada V, _, por- tanto,modula em freqncia a tenso de saida em torno da fre- qncia central,determinada pelo valor de V =10,4 V (f,= 121,2 kHz). (+12 V)f,) z 212,9 kHz17.6 MALHA AMARRADA POR FASE (PLL)A malha amarrada por fase (phase-looked loop,PLL) um cir- cuito eletrnico que contm um detector de fase,um filtro pas- sa-baixa,e um oscilador controlado por tenso conectados da forma mostrada na Fig.17.25. Aplicaes do PLL incluem:(1) sintetizadores de freqncia que fornecem mtliplos da freqn- cia de um sinal de referncia [por exemplo,na gerao da fre- qncia de portadora para os mltiplos canais de um transmis- sor operando na faixa do cidado (BC) ou transmissores de rdi- os martimos;(2) circuitos de demodulao de FM para opera- o em FM com excelente linearidade entre a freqncia do si- nal de entrada e a tenso de sada do PLL;(3) demodulao de transmisses de dados digitais modulados em FSK;e (4) uma ampla variedade de aplicaes incluindo modems,receptores de 13. 516Dispositivos Eletronicos e Teoria de CircuitosOoVSinal de fentrada l Na freqncia 1 central de VCO,f,1Sinal de sadaFig.17.25 Diagrama em bloco de uma malha amarrada por fase bsica (PLL). telemetria e transmissores,decodificadores de tom,detetores AM,e filtros de rastreio. Um sinal de entrada,V, ., e o de um VCO,V0, so comparados por um comparador de fase (retira-se a Fig.17.25) fomecendo uma tenso de sada,V,que representa a diferena de fase entre os dois sinais.Esta tenso ento aplicada a um filtro passa-bai- xa que fornece uma tenso de sada (amplificada,se necessrio),que pode ser tomada como a tenso de sada de um PLL.Esta tenso realimentada para modular a freqncia do VCO.A operao de malha fechada do circuito mantm a freqncia do VCO amarrada freqncia do sinal de entrada. Operao PLL BsicaA operao bsica de um circuito PLL pode ser explicada usan- do o circuito da Fig.17.25 como referncia.Consideraremos primeiro a operao dos vrios circuitos da malha quando a mesma opera amarrada (a freqncia do sinal de entrada e a freqncia do VCO so iguais).Quando a freqncia do sinal de entrada e' igual do VCO,a tenso V,(tomada como sada) man- tm o VCO amarradd com o sinal de entrada.O VCO gera,ento,um sinal de onda quadrada com amplitude fixa.O desem- penho do circuito melhorado se a freqncia central do VCO,f,corresponder a uma tenso de polarizao no centro da faixa de valores possveis para esta tenso.O amplificador permite este ajuste na tenso dc,tomando como entrada a sada do filtro.Quando a malha est amarrada,os dois sinais aplicados ao comparador tm a mesma freqncia,embora no estejam ne- cessariamente em fase.Uma diferena de fase fixa entre os dois sinais,para o comparador,resulta numa tenso dc fixa para o VCO.Mudanas na freqncia de entrada do sinal resultam,ento,em mudanas na tenso dc do VCO.Dentro da faixa de captura e amarrao de freqncia,a tenso dc forar a freqn- cia do VCO a casar com a da entrada. Durante a fase de amarrad da malha,o comparador de fase produz um sinal de sada que contm componentes de freqn- cia relativas soma e diferena dos sinais comparados.O filtro passa-baixa deixa passar somente as componentes de freqnciainferiores do sinal,possibilitando a amarrao entre o sinal de entrada e do VCO. Devido faixa de operao limitada do VCO e conexo de realimentao do circuito PLL,h duas bandas de freqncia importantes especificadas para um PLL.A faixa de captura de um PLL a faixa de freqncia centrada em tomo da freqncia livre do VCOJD,sobre a qual a malha pode adquirir a amarrao com o sinal de entrada.Uma vez que o PLL conseguiu a captura,ele pode manter-se amarrado com o sinal de entrada sobre uma faixa de freqncia relativamente ampla,chamada faixa de amar- raao. AplicaesO PLL pode ser usado numa ampla variedade de aplicaes,in- cluindo (1) demodulao de freqncia,(2) sntese de freqn- cia,e (3) decodificadores FSK.Seguem-se exemplos de cada um desses. DEMODULAO DE FREQUNCIAA demodulao FM ou deteco pode ser conseguida direta- mente usando um circuito PLL.Se a freqncia central do PLL selecionada ou projetada na freqncia da portadora de FM,a tenso filtrada ou de sada do circuito da Fig.17.25 a tenso demodulada desejada,variando em valor proporcional varia- o da freqncia do sinal.O circuito PLL,portanto,opera como um filtro de freqncia intermediria (FI),limitador,e demodulador como os usados em receptores de FM. Uma unidade PLL popular o 565, mostrado na Fig.l7.26a.O 565 contm um detector de fase,amplificador,e oscilador controlado por tenso,os quais esto parcialmente conectados internamente.Um resistor externo e um capacitor,R,e C , , so usados para fixarem a freqncia livre ou central do VCO.Ou- tro capacitor extemo,C2, usado para fixar a banda passante do filtro passa-baixa,e a sada do VCO deve ser conectada de vol- ta,como entrada para o detector de fase,para fechar a malha do PLL.O 565 usa tipicamente duas fontes de tenso,V* e V'. 14. V4- y 1351116: * 435W ~fz f: : fo" - (=136,36 kHz) # ? l t:45,45 kHz) 2 HL (=227,27 kHz) 1 (i 181,82 kHz) 1 (c)A Fig.17.26b mostra o PLL conectado para trabalhar como um demodulador de FM.O resistor R ,e o capacitor C 1 determi- nam a freqncia livre,_f, ,.*'77 m.BL? , i 179 RIC E ( . ) 0,3=_a1_ =136,36 kH (10 >< 103x220 x 10%) zcom a limitao de 2 kQ S R S 20 kQ.A faixa de amarrao 1% V8036.36 >< 103) : fz: II=i181,8 kHz FreqnciaC15 Lineares-Digitais 5 l 7 Sada demodulada Sada de referncia o +6 V 330 pF Sada demodulada Sada de referncia 0 3 f =:v a R1C1 Fig.17.26 para fontes de tenso V =i 6 V.A faixa de captura (17. 10)1172712 271' R Cfc:221 27z(l8l,8 x 1o) =_--/ -_--=156, kH +211' (3,6 x 103x330 x 1042) 1 ZO sinal no pino 4 uma onda quadrada de 136,36 kHz.Um sinal de entrada dentro da faixa de amarrao de 181,8 kHz produz um sinal de sada no pino 7 variando em tomo de seu nvel de tenso de acordo com a freqncia do sinal de entrada.A Fig.17.260 mostra a sada no pino 7 em funo da freqncia do sinal de entrada.A tenso dc no pino 7 est relacionada linearmente freqncia do sinal de entrada,dentro da faixa de freqnciafL =181,8 kHz,em tomo da freqncia central 136,36 kHz.A ten- so de sada o sinal demodulada,cujo valor varia com a fre- qncia dentro da faixa de operao especificada. 15. 518Dispositivos Eletrnicos e Teoria de CircuitosSNTESE DE FREQUNCIAUm sintetizador de freqncia pode ser construdo tomando como base um PLL,como mostrado na Fig.17.27. Um divisor de freqncia inserido entre a sada do VCO e o comparador de fase tal que o sinal da malha para o comparador est na fre- qnciaf",enquanto a sada do VCO est em Nfo.Esta sada um mltiplo da freqncia de entrada,enquanto a malha estiver amarrada.O sinal de entrada pode ser estabilizado em f,com a sada resultante do VCO em Nf,se a malha estiver calculada para amarrao na freqncia fundamental (quando =f, ). A Fig.l7.27b mostra um exemplo usando um PLL 565 como multiplica- dor de freqncia e um 7490 como divisor.A entrada V,na fre- qncia f, comparada a entrada (freqncia fo) no pino 5. Uma sada em Nf,(4 fa,neste exemplo) conectada atravs de um cir- cuito inversor entrada do 7490, no pino 14, a qual varia entre O e +5 V.Usando a sada no pino 9, a qual dividida por 4 em relao entrada,o sinal do pino 4 do PLL tem uma freqncia igual a quatro vezes a freqncia de entrada,enquanto a malha permanecer amarrada.Como o VCO pode variar dentro de uma faixa limitada de sua freqncia central,pode ser necessrio mudar a freqncia de VCO quando o valor do divisor for alte- rado.Enquanto o circuito PLL estiver amarrado,a freqncia de sada do VCO ser exatamente N vezes a freqncia de entrada.E necessrio apenas reajustar L para ficar dentro da faixa de cap- tura e amarrao.Neste caso,quando a malha estiver amarrada,a sada do VCO ter uma freqncia igual a Nf, .EntradafiComparador ' de' fase 'y 'DECODIFICADORES FSKUm decodificador de sinal FSK (frequency-shift keyed) pode ser construdo como mostrado na Fig.17.28. O decodificador re- cebe um sinal em uma das duas freqncias de portadora,1270 Hz ou 1070 Hz,representando os nveis lgicos RS-232C de mar- cas (-5 V) ou de espaos (+14 V),respectivamente.Quando o sinal aplicado entrada,a malha se amarra freqncia de entrada,rastreando-a entre dois possveis valores.Na sada,ob- tm-se um deslocamento correspondente do nvel dc. O filtro em escada RC (trs sees de C =0,02 [LF e R =10 kQ) usado para remover a componente da soma de freqnci- as.A freqncia livre ajustada com R,de forma que o nvel de tenso dc na sada (pino 7) seja o mesmo que no pino 6. Ento,uma entrada com freqncia de 1070 Hz forar a tenso de sa- da do decodificador para um nvel de tenso mais positivo,le- vando a sada digital para o nvel alto (espao ou +14 V).Uma entrada em 1270 Hz forar a sada dc do 5 65 a ser menos posi- tiva,produzindo uma sada digital (sada do comparador) em nvel baixo. 17.7 CIRCUITOS DE INTERFACEAMENTOConectar diferentes tipos de circuitos,sejam circuitos digitais ou analgicos,pode requerer alguma espcie de circuito de1711116, passa, (b)Fig.17.27 Sintetizador de freqncia:(a) diagrama em bloco;(b) implementao usando uma unidade PLL 565. 16. 0,1 PF Entrada 41070 Hz ou1270 Hz 600 Q Cls Lineares-Digitais 5 1 9+5VESPAO =+14 v MARCA =-5 v-5VFig.17.28' Conexo de um 565 como decodificador FSK. interfaceamento.Um circuito de interface pode ser usado para acionar uma carga ou para obter um sinal,como um circuito re- ceptor.Um circuito acionador fornece um sinal de sada em n- veis de tenso ou corrente adequados para operar uma certa va- riedade de cargas,ou dispositivos como rels,displays,ou uni- dades de potncia.Um circuito receptor,essencialmente,aceita um sinal de entrada,proporcionando alta impedncia de entrada para minimizar o carregamento desse sinal.Alm disso,os cir-Entrada 1 AHabilitao SEntrada 2 Acuitos de interface podem sofrer algum tipo de controle,propor- cionando a conexo dos sinais de interface durante intervalos de tempo especficos. A Fig.l7.29a mostra um driver em linha dupla,em que cada um aceita entrada de sinais TTL,fornecendo sada capaz de aci- onar circuitos de dispositivos TTL ou CMOS.Este tipo de cir- cuito de interface configurado de vrias formas,com entradas inversoras ou no-inversoras.O circuito da Fig.17.29b mostra Habilitao 1Entrada inversora 1Entrada no-inversora 1Entrada no-inversora 2Entrada inversora 2Habilitao 2 (b)Fig.17.29 Unidades de interface:(a) acionadores em linha dupla (SN75150);(b) receptores em linha dupla (SN75 152).Sada 1Saida 2 17. 520Dispositivos Eletrnicos e Teoria de Circuitos- Enlace de Corrente RS-232-C Sada _ Entrada MARCA 20 mA -12 v +5 v 113-2324: 1 m 747,, O m_ ESPAO 0 mA +12 v 0 V 'f (a) Interface RS-232-C para TTL (b) +5 v s ? O y Entrada iOpto-isolador"ITL Enlace de corrente de 20 mApara interface TTL(c)Fig.17.30 Padres de interfaceamento de sinais e circuitos conversores. uma configurao em que so includos estes dois tipos de en- tradas,permitindo vrias alternativas de operao.Como exem- plo,a conexo de um sinal de entrada a uma entrada inversora resultaria numa sada invertida da unidade receptora.Conectan- do a entrada a uma entrada no-inversora fomeceria o mesmo interfaceamento,exceto que a sada obtida teria a mesma polari- dade do sinal recebido.A unidade transmissora-receptora da Fig.17.29 fomece uma sada quando o sinal de habilitao est pre- sente (alto neste caso). +5VLinha de dados (barramento)Saida(a)Outro tipo de circuito de interface utilizado para conectar vrias entradas digitais e unidades de sada,sinais de dispositi- vos,tais como teclados,terminais de vdeo,e impressoras.Um dos padres da indstria eletrnica EIA referenciado como RS- 232C.Este padro afirma que um sinal digital pode representar uma marca (1 lgico) ou um espao (O lgico).As definies de marca e espao variam com o tipo de circuito usado (embora existam padres que estabeleam os limites aceitveis de sinais de marca e espao). Off Off Circuito abertoOff OnOn Off Saida (b)Fig.17.31 Conexes para linhas de dados:(a) sada em coletor aberto',(b) sada de alta impedncia (tri-state). 18. _Fl_Conversor RS-232C-para-TTLPara circuitos TTL,+5 V uma marca e 0 V um espao.Para RS-232C uma marca poderia ser - 12 V e um espao + 12 V.A Fig.17.30a fornece uma tabela com algumas definies de mar- ca e espao.Para uma unidade,com sadas definidas em RS- 232C,acoplada a uma outra unidade operando com nvel de si- nal TTL,um circuito de interface,como mostrado na Fig.l7.30b,poderia ser usado.Uma marca gerada pelo driver (em - 12 V) seria cortada pelo diodo produzindo uma entrada para o circuito inversor prxima de 0 V.A sada resultante seria de +5 V (mar- ca TTL).Um espao em + 12 V foraria a sada baixa do inver- sor para uma sada de O-V (um espao). Outro exemplo de um circuito de interface converte os sinais de uma malha de corrente TTY em nveis TTL como mostrado na Fig.l7.30c.Obtm-se uma marca na entrada quando uma corrente 20 mA drenada da fonte atravs da linha de sada do teletipo (TTY).Esta corrente ento percorre o diodo de um opto- isolador,forando o transistor de sada a conduzir.A entrada para o inversor sendo baixa,resulta num sinal de +5 V da sada do inversor 7407, fazendo com que a marca do teletipo seja conver- tida para uma marca TTL.Um espao da malha de corrente do teletipo no fornece corrente;sendo assim,o transistor opto-iso- lador permanece cortado e a sada do inversor em O V,corres- pondendo a um sinal de espao TTL. Outro meio de interfaceamento de sinais digitais utiliza sa- das em coletor aberto ou sadas de alta impedncia (tri-state).Quando um sinal corresponde sada de um coletor de um tran- sistor (veja Fig.17.31) a qual no conectada a nenhum outro componente eletrnico,a sada de coletor aberto.Neste caso, possvel conectar vrios sinais ao mesmo fio ou barramento.Qualquer transistor levado conduo fornece ento uma ten- so de sada baixa,enquanto os transistores coitados fornecem uma tenso alta de sada. 17.8 ANLISE POR COMPUTADORUm comparador essencialmente um amp-op de alto ganho com alguma histerese embutida,o qual fornece uma sada digital com um ou dois nveis de tenso de saturao,dependendo da entra- da aplicada.Um bom comparador pode ser obtido no PSpice usando um subcircuito amp-op prtico.O subcircuito contm todos os detalhes descrevendo os componentes do circuito dese- jado,e pode ser usado ento em qualquer conexo desejada.O programa PSpice fornecido pela MicroSim Corp.fornece a des- crio detalhada de um amp-op 741.Programa 17.1: Circuito Comparador Usado para Acionar um LEDUm circuito comparador com sada acionando um LED mos- trado na Fig.17.32. A listagem PSpice e a sada do circuito comparador so fornecidas na Fig.17.33.Subcircuito:O subcircuito do amp-op 741 descrito nas li-nhas de . subckt ua74l l 2 3 4 5 6. ends521Cls Lineares-Digitaisvc( (+12 v) Fig.17.32 Circuito para o programa PSpice 17.1.A partir destas linhas de programa,podemos desenvolver uma rotina para empregar o amp-op como comparador. Um divisor de tenso proporciona um valor de tenso en- trada menos" igual a 6 V.Desta forma,qualquer entrada V, - menor do que este valor produzir na sada uma tenso igual ao nvel de saturao negativo (cerca de - 10 V).Caso contrrio,teremos na sada o valor correspondente ao nvel de saturao positivo (cerca de +10 V).Portanto,o LED ser acionado so- mente se a entrada estiver acima de 6 V.Como dado de sada do programa, fomecida uma tabela contendo os valores de corrente no LED para entradas de 4 a 8 V.Esta tabela mostra que a cor- rente no LED para entradas menores do que 6 V aproximada- mente 0. Para entradas acima deste valor,a corrente de aproxi- madamente 19,9 A. Programa 17.2: Operao do ComparadorA operao de um CI comparador pode ser demonstrada usando uma unidade LM] l l (veja Fig.17.34).A descrio do circuito obtida da biblioteca MicroSim.A Fig.17.35 fomece a descrio do subcircuito do CI LMl 1 l.O subcircuito usado para mos- trar como um comparador opera sobre um sinal de entrada se- noidal.O sinal de entrada senoidal uma forma de onda de 5 Vde pico VI l 0 SIN(0 5)Como ele est aplicado entrada no-inversora,a sada est em fase com a entrada.Quando a entrada est acima de 0 V,a sada vai para o nvel de saturao positiva,+5 V.Quando a entrada cai abaixo de 0 V,a sada vai para o nvel de saturao inferior.0 V.Para mostrar os sinais de entrada e sada,a Fig.17.35 forne- ce um grfico da entrada,V( l),e sada,V(5). O grfico da sada pode ser visto usando a operao PROBE do PSpice,mostrado na Fig.17.36.Programa 17.3: Circuito em EscadaUm circuito em escada tpico,utilizado em converso D/ A mostrado na Fig.17.37. Este exemplo de um circuito em escada de quatro estgios converte quatro bits de entrada (+10 V ou O V) numa tenso dc analgica.A listagem na Fig.l7.38a mostra 19. 522 Dispositivos Eletrnicos e Teoria de CircuitosComparator Driving LED i Connections:nonnverting input inverting input positive power supply N negative power supply [ output . subckt uA741 1 2 3 4 S cl 11 12 8.66lE-12 C2 6 7 30.008-12 dc 5 53 dx de 54 5 dx cup 9o 91 dx din 92 90 dx dp 4 dx eqnd 99 p0ly(2) (3.0) (4,0) D .5 . S V polyt) vb vc ve vlp vln 0 0.1E6 -; UEG 1095 1056 ~10E6 u 12 : asma-a 'rn 99 saem-e0 O A Vnpknquaoocu 1;a36E3 ~10 1283623 tee 10 99 13.1956 rol 8 5 50 [O2 7 95 100 tp 3 4 1a.16E3 vb- 9 O de O vc 3 53 dc 1 ve 5a 4 dc 1 vlim 7 8 dc Dvlp 91 O dc 40 vln O 92 dc 40. model dx D(Is800.0E-18 R521) . model qx NPN(IsuB00.0E~18 Bfn93.75) . endsXOPAHP 1 2 3 4 5 UA741VCC 3 O +12VVEE 4 0 -12VVI 1 8VRA 3 10KRB 2 ! OKRL 5 470OLED 7 DL. MODEL DL D(IS=1E-14)VLED 7 O 1.5V. DC V1 4 8 1. PRINT DC I(DLED) V(5) . OPTIONS NOPAGEoxm c N o**" DC TRANSFER CURVESVI X(DLED) V(5)4.0DOEt0O -1.3125-11 *1.l6lE401 5.000E+0O -1.3125-11 '1.l61E+0l 6.000E+O0 1.962E*02 1.14$E+0l 7.000E*00 1.9965-02 1.161E+01 8.000E#00 1.9975-02 1.161EvO1Fig.17.33 Sada PSpice para o circuito da Fig.17.32. Fig.17.34 Circuito para programa PSpice 17.2. 20. Cls Lineares-Digitais 523Coupe : ater Example*a* a ckcuxm,orzscizrwr' ou! tara** twiaa-a-v-suvo 'u ' m',,'1G0h_ icms: ' ' _ _ , w. .. gy_a9 cf-: zrf-i' _Trli*wiieiagi 'el' ' 1_ 6 9 ~ v1 1011.6::,o S,511.59%? , , _,M3691 . qac, rYPN-(Is-soo. oe-1a,Bftfltwlli siena-xa Traasme-iz TnTBJAE-QJ p 4 _dx _ , ,,_: fp a a,23.1222: . model . das Drzs-aottxoz-ia 'Rs=1) 1 . ends xcomp 1 o 3 4 5 o lmlll vcc 3 o +5V var;4 o sv RL 5 3 u:vt i o SIN(0 s) . TRAN ins 2024.9 . pnor ram Vu) vw) . oprrons NOPAGE4 1LEGEND: :V1)+5 V(5) TIME vu)pu- -w -Loooorwi -5.0000E+00 moooomoo moooomoo 1.0DO0E+01(+)-- - 0.0000E+O0 mooooawo LOOOOE-&OO moooomoo 8.0000E+00 o. oooz+oo rxoooamo T ''T'. ' "' 'T"' " 7 ". '"" " "T . neoon-oa 1.543E+oo .. .a r .. ZJDOOE-O) 2.934r: +oo .. .n .. Louca-oa 4.040E+00 .. .+ a .. 4.000E-O3 407471900 .. .+ t.. Spoon-oa 4.994r; +oo .. . a .manos-o:4.747E+O0 .. .+ r.manos-o: : LOQOEH-OO .. .+ w .:Louca-oa 2.934r: +oo .. .u .moraes-ns 1.543E+OD .. .~ o .Locais-oz -2.676E-07 .. c + .1.10OE-02 -i. s44r~: +oo . + .t .. 1.20OE-02 _2934E+0 . + .x .LJOOE-O:-4.o42: +oo . + .w .. 1.400E-D2 -4.'746E+00 . + . a .Lsooz-oz -4,99sr-: +oo . + r .. LGOOE-OZ -4.746E+oo . + . r3005-02 -4.o42i-: +oo . + .a .Lanna-oz -zsnmoo . + .v- .1.90OE-02 -].544E+00 . + .w .. .Louca-oz r4572-09 .+ . . Fig.17.35 Sada PSpice para o circuito da Fig.17.34. 21. 524 Dispositivos Eletrnicos e Teoria de Circuitos Exemplo de Comparador 5_0V4 . ... ... ... ... ... ... ..... .,. .. ..' . ....x . ..... r.. ... r.+ ----------- Ju--a---u-y-y ------ m# '- ~ - ~ ~n4,03/20V , 0,1%/ Lavimoi/ i_koyi . ..... .., '.. ' . ... . . .'r. ,.+_. .' . ... . . . Oms y Sms ' H VH) I V(5) Fig.17.36 Sada Probe para o circuito da Fig.17.34. Fig.17.37 Circuito para o programa PSpice 17.3. 22. que,para todas as entradas em +10 V,a sada 9,375 V.Paraentrada] l 1 1 =15,asada: _(+10 V) =9,375 VA Fig.l7.38b mostra que para entradas de l 0 0 1 =9, a tensode sada 9 g(+l0 V) - 5,625 V PROBLEMASCls Lineares-Digitais 525Ladder NetworkantiCIRCUIT DESCRIPTIONAnntanaquanta-stanaatnaxonanaaaantsatwnwictaaatcawtnanaaiwnaaaaarauR0 1 o 20KR3 r 3 10KRS 3 5 10xn?5 7 roxR1 r 2 20xR2 3 4 20xR4 5 5 20xRa 7 a 20xv1 2 o 10vv2 4 o 10vv4 a o 10vva a o 10v. De va 1o 1o 1 . PRINT oc v(2) vu) vte) vra) vn; . om IONS Novaes . v:ai va'1 .oo QE o 1vc manterem cum/ es vrzl' vu) . _ 1 .oooawr i 70003101Tsunami-una = v (s) .1'979E*9327.000 UEG_ c vn) ~VW) .. examinoumoqueca); (a)Ladro: : Near-teria ! fifa cmcun nzseaimroul, -ttaruaaJacar-ixaiiiytniggisaga-JuninaxiuaiaruxnuviqnaisiunR0 1 O 20KR3 1 3 10KR5 3 5 10KR7 5 7 LOKR1 1 2 20KR2 3 4 20KP4 5 6 20KR8 7 8 20KV1 2 0 10VV2 4 0 OVV4 6 0 OVV8 8 0 10V. DC VB IO 10 1 . PRINT DC V(2) V(4) V(6) V(B) V(7). OPTIONS NOPGE27.000 nas c vv) 5.525e+oormpsamuar a v (e) LOOOEHO)llit V8 l.000E*01DC TRANSFBR CURVES V(2) V(4) 1.00DE+01 0.000E+0JVl) o. oooi: +oi(b) Fig 17.38 Sada PSpice para o circuito da Fig.17.37.2. Esboce a forma de onda de sada para o circuito da Fig.17.39.3. Desenhe o diagrama de circuito de um amp-op 3 l 1, mostrando uma entrada de 10 V rms aplicada entrada inversora,e da entrada mais para a terra.Identifique todos os nmeros dos pinos. +12V0 17.2 Operao da Unidade Comparadora1. Desenhe o diagrama de um amp-op 741 operando com uma fonte de :15 Vcom V, -(-) =0 Ve V, .(+) =+5 V.Incluaapinagem doCI. Fig.17.39 Problema 2. 23. 526Dispositivos Eletronicos e Teoria de Circuitos4. Desenhe a forma de onda da sada resultante para o circuito da Fig. 5.6.5Vrmsi*7.10.ll. 12.13.14.17.40.+5VIkil Fig.17.40 Problema 4.Desenhe o diagrama de circuito de um detector de cruzamento zero usando um estgio comparador 339 com i 12 V.Esboce a forma de onda de sada para o circuito da Fig.17.41.+12Vlkil Fig.17.41 Problema 6.Descreva a operao do circuito da Fig.17.42. 17.3 Conversores Digitais-AnalgicosEsboce um circuito em escada de cinco estgios usando resistores de 15 ki).e 30 ki). Para uma tenso de referncia de 16 V,calcule a tenso de sada para uma entrada igual a 11010 no circuito do Problema 8.Que resoluo de tenso possvel,usando-se um circuito em es- cada de 12 estgios com uma tenso de referncia de 10 V? Para um conversor de dupla-inclinao,descreva o que ocorre durante o intervalo fixo de tempo e o intervalo de contagem.Quantos passos de contagem ocorrem num contador digital de 12 estgios na sada de um conversor A/ D?Qual o mximo intervalo de contagem usando um contador de 12 estgios operando em uma taxa de clock de 20 MHz? 17.4 Operao da Unidade de CI TemporizadoraEsboce o circuito de um temporizador 555 conectado como um multivibrador astvel para operao em 350 kHz.Determine o valor do capacitor,C ,necessrio usando RA =RH =7,5 ki). 15.16.17.*l8.19.20. 2l. 22.23.24. 25.Fig.17.42 Problemas 7, 27.Desenhe o circuito de um "nico-disparo",usando um tempori- zador 555 para fomecer um perodo de tempo de 20 us.Se RA =7,5 kil,que valor de C necessrio? Esboce as formas de onda de entrada e sada para um circuito de nico-disparo,usando um temporizador 555 disparado por um clock de 10 kHz para RA =5,1 ki) e C =5 nF. 17.5 Oscilador Controlado por TensoCalcule a freqncia central de um VCO,usando um CI 566, como na Fig.17.22, paraR =4,7 kiLRZ =1,8 ki),R,= 11 ki),e C.= 0,001 MF. Qual a faixa de freqncia resultante no circuito da Fig.17.23 para C,= 0,001 n13?Determine o capacitor necessrio no circuito da Fig.17.22 para se obter uma sada de 200 kHz. 17.6 Malha Amarrada por FaseCalcule a freqncia livre do VCO para o circuito da Fig.l7.26b com R,= 4,7 ki),e C,= 0,001 , u,F. Que valor de capacitor,C, , e' requerido no circuito da Fig.l7.26b para obter uma freqncia central de 100 kHz? Qual a faixa de amarrao do circuito PLL na Fig.l7.26b para R,= 4,7 ki),e C,= 0,001 MF? 17.7 Circuitos de InterfaceamentoDescreva as condies de sinal para as interfaces de malha de cor- rente e RS-232C. O que barramento de dados? Qual a diferena entre sada em coletor aberto e sada de altaimpedncia? 24. _I-I_*26.*27. 17.8 Anlise por ComputadorEscreva um programa no PSpice para fomecer a forma de onda de sada em um circuito que usa um LM1 1 1, com V,= 5 V rms aplica- do entrada menos (-),e +5 V rrns aplicado entrada mais (+).Escreva um programa no PSpice para fomecer a listagem de sada para entradas de V,= 1 V a 12 V (em passos de 0,5 V) no circuito da Fig.17.42. Use um CI com R,= 1 Mi),R,= 10 ki),eA =100 V/ mV. Cls Uneares-Digitais 527*28. Escreva um programa no PSpice para listar a tenso de sada de um circuito em escada de 2 estgios com todos os quatro valores de entradas possveis (use 10 ki),20 ki) & 10 V,como na Fig.17.37). *Observaoz Os asteriscos indicam problemas mais dificeis.

Recommended

View more >